设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › veriolg-a建模
返回列表 发新帖
查看: 2409|回复: 2

[求助] veriolg-a建模

[复制链接]
发表于 2021-9-2 09:21:48 | 显示全部楼层 |阅读模式
悬赏5资产未解决


请问对这个曲线这样建模，自己写的verilog-a如右所示，但是最终R值恒定在Rmin，是哪里错了呢？
图片.png 图片.png 图片.png

图片.png
图片.png
图片.png
回复

使用道具 举报

sscott
发表于 2021-9-3 11:24:31 | 显示全部楼层
输入电流给反了吧
EETOP创芯人才网职位发布入口
回复

使用道具 举报

 楼主| 发表于 2021-9-3 19:26:33 | 显示全部楼层


   
sscott 发表于 2021-9-3 11:24
输入电流给反了吧


请问一下怎么修改呢
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 07:27 , Processed in 0.014740 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表