设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › SystemVerilog验证方法学
返回列表 发新帖
查看: 1791|回复: 3

[资料] SystemVerilog验证方法学

[复制链接]
Pangzzzi
发表于 2021-8-23 15:16:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
image.png

SystemVerilog验证方法学.pdf

1.9 MB, 下载次数: 44 , 下载积分: 资产 -2 信元, 下载支出 2 信元

全本原文
回复

举报

dcircuit
发表于 2021-8-23 21:36:29 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Pangzzzi
 楼主| 发表于 2021-8-24 09:30:52 | 显示全部楼层
将12个pdf合并了，方便看也省信元
回复 支持 反对

举报

warewise6836
发表于 2021-8-25 20:35:20 | 显示全部楼层
Thank you very much.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 11:26 , Processed in 0.023497 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表