请问LDO可调电阻开关和输入管引入的PSG零点怎么消除？

kanon0530

最近在搞一个类似LDO的东西，EA部分是一个宽带放大器，极点放在输出的片外uf电容，GBW小于环路中的任何一个次极点。理论上总PSG是应该看不到零点的对吧？
但后来看了一下，反馈电阻的可调开关会有一个寄生的电容Cgs+Cgd，跟反馈电阻构成一个0Hz的零点，把开关的控制电压也就是VCC引进来，如果开关尺寸太大，即寄生电容太大，这个零点就会超过EA和powermos的贡献，在PSG上出现一个KHz量级的零点。但开关尺寸太小又会噪声超出指标。
这是第一个零点来源。

第二个零点来源也类似，EA输入管虽然是个差分p对，但其实两个pmos的G端看到的阻抗是不一致的，Vref端就是悬空，但反馈端会看到整个环路的反馈电阻。那么如果pmos差分对的源极或者bulk上有AVCC的ac量，就会通过差分对的Cgs分压到两个pmos的G端，又因为G端的阻抗并不一致，所以S端的共模ac在输入差分对上产生了差模ac，这个差模ac和输入的VREf一样，到达LDO的输出是一个略放大的低通，但差模ac本身应该也是zero在0Hz的高通特性。所以当这个差模AC足够大时，也会超过EA和powermos的贡献，在PSG上出现一个10KHz量级的零点。简单的处理方式是降低反馈电阻的阻值，但一方面功耗好大！另一方面这相当于降低LDO环路增益，展开BW，那么dc的PSG也会增加吧？


那么这两个零点来源和op的PSG贡献结合到一起，就是下面这个形状，当然还是都小于0dB的。问了一下应用这个LDO的模块，他们的带宽还是比较宽，不足以把zero带来的较高PSG抑制掉。


所以想问一下有没有什么简单的方式可以抑制这两个zero，尽量降低他们在整体PSG上的影响？

第一个来源的处理方式目前考虑的是套一个片上LDO来产生开关的控制电压？不知道capless的LDO能不能做到较宽的dc PSG。

kanon0530

来自顶一下。
昨天偶然间看了一下电路的噪声contribution构成，发现一个问题。我这个电路的反馈电阻网络是这个样子的，trim做在R4R5上，跟R3并联，估计是为了在较小的范围内搞出比较细致的trim步长来？不过由于它反馈系数的分子和分母都会有变化所以其实不是完全线性的trim步长。不过这个暂时不重要。


问题就是虽然R4R5与R3这个小电阻并联，但还是会在噪声贡献里看到比较明显的贡献。吭哧吭哧推了半天，发现的确是有。
而且从这个角度发散出去，也会看到从R4R5之间看进去的阻抗约等于R4R1串再跟R5R2串并联，不准确，但基本是那个意思。这些都是明显比R3大的电阻，而且R4R5值越大，看进去的阻抗线性上升。所以这种反馈方式造成的寄生零点就会比较靠前。

目前在想能不能换那种很直接的trim方式，反馈点到地的电阻不变，就靠短路开关来调节反馈点到op output的电阻值。反正这个电压的绝对值应该没必要太准确，不用做太精细的trim。
但看来这个寄生zero就是很难完全消除，除非环路增益本身很低，PSG dc就不是很低，就足够淹没掉寄生零点的表现了。

NiPeal

个人感觉，还是要引入对应位置的极点补偿，如果你ea用的结构简单，可以尝试米勒的不同位置，或者改变放大器的参数；如果结果复杂（多级放大可采Q-reducation）英文应该没写错