在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8803|回复: 16

[求助] 问个sheilding线问题

[复制链接]
发表于 2021-7-19 15:57:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
哪位哥能够解释下加给clk和bias等线必须加sheilding的原理。。

发表于 2021-7-19 16:29:01 | 显示全部楼层
sheilding是啥
发表于 2021-7-19 16:30:00 | 显示全部楼层
clk是啥
发表于 2021-7-19 16:35:40 | 显示全部楼层
本帖最后由 yanpflove 于 2021-7-19 16:37 编辑

你好,

1,向你介绍一个“串扰”的概念,详见下图,来源于《CMOS集成电路设计手册 第3版 基础篇》,R.Jacob Baker著。
2,导线之间的信号会相互影响,clk等信号,是频率较高的数字信号,会对其他信号产生影响,是噪声线;bias等线易受其他信号影响,导致偏置信号中产生噪声,是敏感线,需要保护;
3,静电屏蔽效应可以有效减小信号之间的相互影响(静电屏蔽的原理可以百度):屏蔽掉clk等噪声线对外的影响;屏蔽外部噪声对bias等敏感线的影响。
shield:屏障;挡板;盾(牌);保护人。 保护某人或某物(免遭危险、伤害或不快);给…加防护罩。

clk:clock,时钟,时钟信号


串扰.png

发表于 2021-7-19 18:06:52 | 显示全部楼层
clock
发表于 2021-7-20 09:55:31 | 显示全部楼层


屏蔽啊 ,给线做sheilding,就是做屏蔽的意思
发表于 2021-7-20 09:57:35 | 显示全部楼层


时钟,就是一些频率较高的时钟信号线,也需要加屏蔽,是为了防止他影响其他的信号线
 楼主| 发表于 2021-7-20 13:43:28 | 显示全部楼层


yanpflove 发表于 2021-7-19 16:35
你好,

1,向你介绍一个“串扰”的概念,详见下图,来源于《CMOS集成电路设计手册 第3版 基础篇》,R.Jaco ...


谢谢大神...太感谢了
 楼主| 发表于 2021-7-20 13:48:19 | 显示全部楼层


yanpflove 发表于 2021-7-19 16:35
你好,

1,向你介绍一个“串扰”的概念,详见下图,来源于《CMOS集成电路设计手册 第3版 基础篇》,R.Jaco ...


谢谢大佬!!!
发表于 2022-1-23 15:52:02 | 显示全部楼层


yanpflove 发表于 2021-7-19 16:35
你好,

1,向你介绍一个“串扰”的概念,详见下图,来源于《CMOS集成电路设计手册 第3版 基础篇》,R.Jaco ...


如果有两个地,sheilding怎么接,该接哪个地呢,有什么要求呢

点评

最好接干净的地  发表于 2024-5-30 13:25
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 05:13 , Processed in 0.022847 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表