在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3067|回复: 5

[求助] SSPLL中SSCP的Cdump取值有何讲究

[复制链接]
发表于 2021-7-16 11:30:14 | 显示全部楼层 |阅读模式
100资产
本帖最后由 海马懒人 于 2021-7-20 14:18 编辑

微信图片_20210720141813.png 亚采样pll的SSCP中会在pul(与参考信号不交叠的时钟)控制的两个传输门之间加入一个电容Cdump来抑制电荷共享效应。那么该电容的取值有和讲究?

 楼主| 发表于 2021-7-16 11:35:44 | 显示全部楼层
微信图片_20210716113505.jpg 我自己做了发现在pul由低跳高时,Cdump会反过来提供一个电流,正确的SSCP的输出是否是这样
发表于 2022-1-10 16:42:04 | 显示全部楼层
楼主,你这个最后怎么解决的?我现在仿真也遇到了这种问题。不知道Cdump选多大,感觉最理想情况应该和环路滤波器一样吧,这样这个电流舵左右两边的开关完全对称,电荷非理想效应应该可以抵消的最好,但是一样的话相当于两个环路滤波器,片上的面积太大了,你有什么看法吗
发表于 2023-5-25 22:17:24 | 显示全部楼层
The CP up- and down-current sources are biased at 20 µA. The current source switches use near minimum size and the dumping capacitor is set to 2.5 pF, to reduce the effect of clock feed-through and charge injection.
满难说的,高翔博士论文原话就简单带过了?
发表于 2023-6-13 09:44:24 | 显示全部楼层
学习学习
发表于 2023-12-18 19:25:40 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 23:55 , Processed in 0.018606 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表