在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9243|回复: 19

[求助] 这篇文章里面的这句话是啥意思(SAR-ADC switching energy)

[复制链接]
发表于 2021-7-9 15:07:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这篇文章是10年的一篇,”A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure”;我没太看懂他画横线部分的意思,我想知道他是不是说因为没有电荷底板到顶板传输的这一步,所以就可以相比于传统的那种少一位电容,于是他把最高位的电容去了,整个电容阵列的大小就是传统的一半,所以D/A切换时电容上消耗的功耗就去了一大截,然后再以此去和传统,split去比较。求助,thx~
1.png 2.png

发表于 2021-7-9 15:55:58 | 显示全部楼层
第一句: 如果没有记错, 就是第一bit是在采样完成后直接进行比较, 不需要开关动作, 这样msb电容就去掉了, 所以整体容值只有非mcs的传统sar的一半。
第二句:除了去掉msb电容以外, mcs的开关算法也是节省能量的关键, 你可以按照论坛里之前的讨论推一下开关算法的能耗
发表于 2021-7-9 16:00:48 | 显示全部楼层
我没太看懂他画横线部分的意思,我想知道他是不是说因为没有电荷底板到顶板传输的这一步所以就可以相比于传统的那种少一位电容,于是他把最高位的电容去了,整个电容阵列的大小就是传统的一半,所以D/A切换时电容上消耗的功耗就去了一大截,然后再以此去和传统,split去比较。
红色的部分你说的更像是上级版采样和下级板采样的区别。我想这篇文章里想体现的是,如果用conventional的switch scheme的话,每次动作电容都需要考虑是动作当下的电容,还是一起动作当下的电容和之前的电容。这样子conventional的情形就需要多一位的电容。而monotonic的情形里每次比较完成后只会动作一个电容,所以电容数量省了一半(就是你绿色部分写的结论)。
 楼主| 发表于 2021-7-9 17:05:35 | 显示全部楼层


方块forever 发表于 2021-7-9 16:00
我没太看懂他画横线部分的意思,我想知道他是不是说因为没有电荷底板到顶板传输的这一步,所以就可以相比于 ...


多谢回答,可是问题就在这里啊,SAR的电容阵列的总电容值是同时受到kT/C和失配的影响的,同样的10位SAR,要对比必须总电容相同。那么如果按照他这样做,应该是去掉最低位的电容,而不是最高位的电容,这样对比才合理。这样直接把最高位的抹了去了最大的那个电容,那自然切换能量就小了。我不太清楚这篇文章到底是不是这个意思。

点评

匹配是最小电容匹配就可以了, 小的匹配了, 大的自然匹配了。 你可以读一下LCC他们的硕士和博士论文, 里面写得很清楚。  发表于 2021-7-9 18:20
 楼主| 发表于 2021-7-9 17:08:27 | 显示全部楼层


quantus 发表于 2021-7-9 15:55
第一句: 如果没有记错, 就是第一bit是在采样完成后直接进行比较, 不需要开关动作, 这样msb电容就去掉了 ...


多谢回答,我在想他这样直接去掉最高位电容是否合理,SAR的总电容值应该是由kT/C和工艺失配决定的,如果按照他这样做,我认为应该是去除最低位的电容去对比才合理,这样他的电容从参考汲取的总能耗应该翻倍。
 楼主| 发表于 2021-7-9 17:15:14 | 显示全部楼层


quantus 发表于 2021-7-9 15:55
第一句: 如果没有记错, 就是第一bit是在采样完成后直接进行比较, 不需要开关动作, 这样msb电容就去掉了 ...


多谢,主要是我觉得他应该把最低位电容去了,而不是MSB电容去了,然后进行对比才合理。因为SAR的总电容应该是不能变的。
发表于 2021-7-9 23:35:28 | 显示全部楼层


nm2012 发表于 2021-7-9 17:15
多谢,主要是我觉得他应该把最低位电容去了,而不是MSB电容去了,然后进行对比才合理。因为SAR的总电容应 ...


你说的很有道理,按你这么想也可以。因为对于不同位数的ADC来说,DAC的值的选取的标准也是不一样的。比如你要设计一个14bit SAR,那么kt/c noise需要保证足够低,那么你可以说去掉的是低位电容。如果你要设计一个8bit SAR, 你去掉MSB对于kT/C noise影响也不那么大,因为很有能在两种switching scheme的情况下,总电容对于你的噪声指标而言都是充足的(overdesigned)。
如果你在加入mismatch的考量的话,你可以假设LSB电容大小是一样的,已经满足了mismatch的要求。这样子就变成了去掉MSB。
所以这取决于你设计的limitation是什么?噪声指标,mismatch还是库里可以使用的minimum cap的大小?当然文章里没有做这么多的讨论,主要只是写了monotonic switching shceme的原理和功耗。



发表于 2021-7-9 23:38:04 | 显示全部楼层


nm2012 发表于 2021-7-9 17:05
多谢回答,可是问题就在这里啊,SAR的电容阵列的总电容值是同时受到kT/C和失配的影响的,同样的10位SAR, ...


你说的很有道理,按你这么想也可以。因为对于不同位数的ADC来说,DAC的值的选取的标准也是不一样的。比如你要设计一个14bit SAR,那么kt/c noise需要保证足够低,那么你可以说去掉的是低位电容。如果你要设计一个8bit SAR, 你去掉MSB对于kT/C noise影响也不那么大,因为很有能在两种switching scheme的情况下,总电容对于你的噪声指标而言都是充足的(overdesigned)。
如果你在加入mismatch的考量的话,你可以假设LSB电容大小是一样的,已经满足了mismatch的要求。这样子就变成了去掉MSB。
所以这取决于你设计的limitation是什么?噪声指标,mismatch还是库里可以使用的minimum cap的大小?当然文章里没有做这么多的讨论,主要只是写了monotonic switching shceme的原理和功耗。

发表于 2021-7-11 13:40:06 | 显示全部楼层
1. 只是电容数量减少一半,10BIt DAC只需要9个电容,并不是电容总值减小一半。当然了,如果Bit数够低,而LSB权重的电容值又受限于工艺不能取太小的话,KT/C可能存在过设计,容值减小一半也就更好了
2. 传统的SAR ADC在采样结束以后先“猜1或者0”,再去进行第一次比较,根据比较的结果如果猜对了继续猜第二位,如果猜错了,MSB要重新赋值,然后在猜测第二位
3.传统的这种猜的做法完全没有必要,那是单端的思路,对于全差分而言,都可以采样结束立刻进行比较,为啥要猜1?完全没有必要
4. 3中的结论同样适合于上极板采样和下极板采样
5. 文中强调节约的功耗就是“猜1或者0”所节省的功耗
6. 现在已经有好多种CDAC switching scheme算法,可以节约很多CDAC功耗,也就是REF功耗。比如CCLiu的电容单调切换、澳门大学Yan Zhu的VCM-Based 电容切换,这些算法配合上极板采样可以做到CDAC功耗大幅节省,当然,上极板采样会将ADC的ENOB约束在10Bit以下
发表于 2021-7-11 17:56:46 | 显示全部楼层
关于9楼大神所说的第一点, 我补充一下, 按热噪声设计的单位电容的失配都是远远不能满足要求的, 所以在刘纯诚大神当年写文章的是电容减小一半说的就是整体容值减少一半。

另外, 开关算法很多时候都是看起来很美, 实际用的时候,特别是做soc的时候, 根本不关心那一点功耗的差别。 真正终极的解决方法还是噪声整形sar。

最后上一张我做的各种开关算法的仿真结果


图片4.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:53 , Processed in 0.027801 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表