基于Ic-Vbe模型公式的带隙基准的设计问题

zxy408120629 · 发表于 2021-5-7 09:47:58

本帖最后由 zxy408120629 于 2021-9-8 16:35 编辑

最近打算设计一种基于CMOS工艺的超低温漂的带隙基准，看了很多JSSC论文，基本都是基于“Accurate analysis of temperature effects in Ic-Vbe characteristics with application to bandgap reference sources”这篇论文提供的Vbe模型公式所提出的一些想法，其中有一种是将正温度系数形成的Vbe与0温度系数形成的Vbe相减，得到非线性相关项VNL，再通过电阻将这部分非线性从0温度系数电流形成的Vbe中抽出去，从而得到一个低温漂的输出电压。下面是相关论文。

06078439.pdf (1.25 MB, 下载次数: 34 )
问题1，按照论文的思路设计的电路并没有呈现出高阶补偿的特性曲线而且温漂比较大；
问题2，很多论文中提到正温度系数的电流形成的Vbe的δ=1,但是正温度系数的电流可以很大很大，也可以很小很小（通过电流镜电流放大缩小），但是大电流与小电流所形成的Vbe值明显不同，而模型公式中能改变Vbe大小的只有δ，那么是不是正温度系数的电流形成的Vbe的δ=1这种说法是错误的呢？还是有其他的理解方法，请大神指教！

jh1192239177 · 发表于 2021-7-7 16:44:35

我也蹲一下！

zgtianlei · 发表于 2022-3-14 12:08:04

1.每个工艺BJT的特性是不同的，实际的vbe和deltaVbe的温度系数仿真是有差异，需要先摸清bjt的特性；
2. δ=1是假定电流是PTAT的情况下为1，其他的电流温度系数是不同的，比如引入电阻温漂后，PTAT的特性肯定不是理想的，比如δ可能更大或更小，bg的特性又不一样

[原创] 基于Ic-Vbe模型公式的带隙基准的设计问题

站长推荐 /1