|  | 
 
| 
灿芯半导体天津研发中心位于天津西青区人工智能产业园。这边主要是天津这边的招聘,若希望在其他地点工作,也可以帮助推荐。欢迎有兴趣的朋友自荐或推荐,简历发送peter.wu@britesemi.com 或者站内联系。 做的项目主要是基于smic最新的工艺的多核soc。
×
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册  
 SoC设计工程师
 工作内容:
 数字设计(芯片和IP);
 设计芯片架构(包括总线,时钟,IO_MUX,电源域等);
 编写SDC和UPF;
 运行RTL和门级仿真和回归;与验证团队,BE团队和FPGA团队合作;
 任职要求:
 熟悉设计语言(verilog,System Verilog,SVA等)
 熟悉仿真和调试工具(VCS,Verdi等)
 熟悉综合工具(DC或Genus)
 熟悉ASIC设计流程
 脚本技能(perl,tcl,makefile,Python等)熟练
 具有低功耗设计方面的知识者优先
 有STA方面的知识者优先;
 工作地点:上海/苏州/合肥/成都/天津
 
 SoC验证工程师
 工作内容:
 熟悉数字设计(芯片和IP);
 制定验证和回归计划;
 搭建开发验证环境;
 运行RTL和门级仿真/回归;
 与Design&FPGA团队合作;
 代码/功能覆盖范围的开发、分析和关闭。
 任职要求:
 熟悉ASIC设计过程和验证工具/环境(UVM);
 熟悉设计和验证语言(Verilog,SystemVerilog,SVA等);
 熟悉仿真和调试工具(VCS,Verdi等);
 熟悉ASIC设计流程;
 脚本技能(perl,tcl,makefile,Python等)熟练;
 熟悉c语言;
 具有SoC芯片级验证的经验,包括测试计划和测试平台开发,测试用例开发;
 其他要求:良好的IC验证技能和逻辑或电路设计方面的基本知识,良好的沟通和解决问题的能力。
 工作地点: 上海/苏州/合肥/成都/天津
 
 模拟设计工程师
 工作内容:
 将适用但不仅限于以下模拟IP:ADC / DAC,LDO / DCDC,POR,BOR,带隙,各种放大器,PLL / DLL和高速接口设计;
 负责原理图捕获,仿真,测试计划,DK生成和基准检验/特性描述;
 陪同并指导版图设计师完成物理实现;
 在发布任何版本之前,确保数据库完整性;
 以定时方式执行任何项目分配;
 在执行任何项目期间,遵循公司的质量标准。
 任职要求:
 至少三年或三年以上的模拟电路设计经验,
 具有电子工程或物理专业的硕士及以上学位;
 愿意成为积极的团队合作者,并牢记团队目标;
 熟悉SPICE模拟,包括蒙特卡洛分析;
 具有丰富的物理布局和组件寄生效应知识;
 具有过程和设备物理方面的知识者优先;
 良好的英语听说读写能力。
 工作地点:上海/苏州/合肥/成都/天津
 
 版图设计工程师
 任职要求:
 大专及以上学历,电子微电子相关专业;
 两年及以上工作经验,熟悉IC设计基本流程;
 熟练使用IC版图设计以及验证工具,熟悉CMOS工艺流程;
 熟悉180nm 55m 40nm 28nm等各种工艺,熟悉14nm更佳;
 工作地点:上海/苏州/合肥/成都/天津
 
 DFT工程师
 工作内容:
 在复杂的SOC设计中实现DFT结构(内部扫描,JTAG,MBIST,硬IP测试结构);生成、模拟和调试用于ATE制造测试的测试模式;
 与后端物理设计团队进行交互,以完成与测试相关的逻辑时序收敛;
 与运营团队进行交互以调试用于晶片测试和最终测试的生产测试载体;
 任职要求:
 理学学士或硕士学位,主修电子工程或相关学科;
 在ASIC逻辑设计和验证方面有丰富的经验;
 三年以上ASIC DFT设计工作经验;
 逻辑思维能力强,对问题敏感,具有良好的自学能力和解决问题的能力;
 工作地点:上海/苏州/合肥/成都/天津
 
 STA工程师
 3年以上处理模块和芯片级STA /综合设计的经验;
 领导至少2-3个复杂的ASIC项目(2-5Miliongates)用于ASIC上的综合/ STA;
 具备制定综合/ STA约束条件方面的经验;
 在40nm及以下技术节点上的多模,多角STA经验;
 了解签核检查;
 较强的书面和口头交流能力;
 具备Layout/ DFT / RTL设计/ LEC调试经验者优先;
 具备低功耗设计经验(UPF或CPF流程)优先;
 工作地点:  上海/苏州/合肥/成都/天津
 
 PR工程师
 工作内容:
 负责开发和支持基于客户的设计表格网表到GDS Tape out;
 负责VLSI芯片平面图;
 负责CTS,电源计划,布置和布线,SPF提取;
 负责整片DRC / LVS和GDS的Tape out;
 任职要求:
 3年以上工作经验,并具有EE或同等学历以上的学士学位,具有主要的P&R(布局和路线)工具套件(Cadence,Synopsys,Mentor或Magma)的经验;
 具有时序收敛和签核的背景 (PrimeTime经验);
 脚本专业知识(Perl,Tcl或Python)较强者优先;
 在最近的技术节点(65纳米或以下)上有实际芯片流片经验优先考虑;
 工作地点: 上海/苏州/合肥/成都/天津
 
 
 | 
 |