设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › lvs报错，查了下版图和整体schematic连线是对的上的，但 ...

12 / 2 页

发新帖

楼主: kyingdo

[解决] lvs报错，查了下版图和整体schematic连线是对的上的，但是却有两个解不了的错误

发表于 2025-4-13 14:17:46 | 显示全部楼层

登录/注册后可看大图

这里有个坑，我用的是IC61，如果你在放原理图的时候先改成I1<19:0>和I13<19:0>再连起来，它会识别为20根独立的线连起来，所以你需要对这根线打个lable或者先把单独器件连起来，再改<19:0>

回复

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-5 13:29 , Processed in 0.013047 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表