求助各位前辈关于AMS仿真报错的问题

黑丝yyds · 发表于 2021-11-18 15:31:27

RonaldLi 发表于 2021-9-9 16:14
最后找了一个安装好环境的虚拟机直接用的

大哥虚拟机在哪里找的求我也不会安装

cq20 · 发表于 2022-5-18 21:16:39

楼主，终于找到了和我遇到一模一样的问题了，能发一个你说的虚拟机网盘链接么？万分感谢

RonaldLi · 发表于 2022-8-5 10:02:43

cq20 发表于 2022-5-18 21:16
楼主，终于找到了和我遇到一模一样的问题了，能发一个你说的虚拟机网盘链接么？万分感谢 ...

才看到，还需要吗

cq20 · 发表于 2022-8-5 15:51:20

RonaldLi 发表于 2022-8-5 10:02
才看到，还需要吗

需要

weiisee · 发表于 2023-2-22 15:26:07

hello~可以分享一下这个教程吗谢谢！

小豆渣 · 发表于 2023-3-1 15:57:59

楼主可以分享下这虚拟机吗，也是这个问题一直没解决

m8510a · 发表于 2023-4-14 10:24:06

https://bbs.eetop.cn/thread-861086-1-1.html
这个似乎可以解决！！！

uptorich · 发表于 2023-10-10 13:16:39

cd /lib64
ln -s libreadline.so.6 libreadline.so.5
cd /usr/lib64
ln -s libhistory.so.6 libhistory.so.5

liuzhuozhuo · 发表于 2024-4-3 17:24:17

请问大佬，有知道：混仿时有里添加了连接的库有L2E这种，但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口，是没有D -TO-D这种设置吗？本来以为是verilog编译里面irun.log里面有nostdout，但是第一级分频器的输出又能在仿真波形那里看见，我找了几天也没找到解决办法，
事情是这样的：在跑pll混仿的时候，开始都很正常，有一次加了一个新的23分频器的代码之后，就仿不成功了，几个级联的23分频器代码不能连接了，只有第一级23分频器有正确输出，从这之后的分频器在ADE L的仿真波形里都没有输出，导致整个pll环路不能正常工作，卡了好几天实在是不知道怎么改了

ZixunWang · 发表于 2024-8-14 16:12:41

spartan313 发表于 2021-3-15 10:34
netlist 可以产生吗，有的ams不可以用ade L, 需要在 config 下进 ade xl,

AMS用ADE L或者config下的ADE XL，这个是看版本的吗？

[求助] 求助各位前辈关于AMS仿真报错的问题

站长推荐 /1