dummy gate和dummy poly有什么区别？

IvenC

我一直以为这两个是一样的，结果现在用的PDK，按Q以后的属性设置里面，这两个是分开设置的。。
只勾选dummy gate，左右各有一个dummy，且会有AA在dummy下面；
只勾选dummy poly，是左右两侧各有两个dummy，没有AA在dummy下面；都勾选，是左右两侧各有两个dummy，里侧两个有AA在dummy下面，外侧两个没有。
默认情况是全勾选的

tuohong

这个就字面意思，poly就是poly图形，gate最基本的定义就是AA上的poly，形成器件了。
这样就好区分了，dummy gate就是加了器件（MOS管），dummy poly就是加了poly图形。

IvenC

tuohong 发表于 2021-3-8 15:38
这个就字面意思，poly就是poly图形，gate最基本的定义就是AA上的poly，形成器件了。
这样就好区分了，dummy ...

主要是想问二者功能上的区别

litong717

IvenC 发表于 2021-3-8 16:58
主要是想问二者功能上的区别

相当于有源区也做了dummy吧，小尺寸工艺比较看重lod、wpe等效应所带来的影响。

tuohong

litong717 发表于 2021-3-8 17:46
相当于有源区也做了dummy吧，小尺寸工艺比较看重lod、wpe等效应所带来的影响。 ...

是的，单独的poly dummy只是保证刻蚀环境方面的一致性。

pph_cq

想知道加了dummy gate以后lvs能通过吗？

通信小小生

pph_cq 发表于 2021-3-12 14:42
想知道加了dummy gate以后lvs能通过吗？

加管子了，最好电路上加上，只加poly就不用

安逗LWH

tuohong 发表于 2021-3-8 15:38
这个就字面意思，poly就是poly图形，gate最基本的定义就是AA上的poly，形成器件了。
这样就好区分了，dummy ...

但是提参的话好像也会把那两个dummy器件的寄生给考虑进去，但实际上按道理来说他们都是重叠的呀，dummy gate 和 dummy poly从俯视图来看按说是一摸一样的

婷可爱的芯

pph_cq 发表于 2021-3-12 14:42
想知道加了dummy gate以后lvs能通过吗？

LVS可以通过，lvs rule中过滤了寄生器件的lvs检查，所以有dummy gate lvs也可以过。