IC职位招聘

megoo74

一、IC后端工程师：
地点：成都，西安
岗位职责：
1. 与前端设计团队合作，负责复杂芯片的时钟、复位、电源等布局规划。
2. 负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析、物理验证、功耗及电源网络分析、可靠性等工作，完成投片。
3. 负责先进工艺的库及流程的研究，与业界主流EDA公司合作，提升物理设计方法学研究，建设自动化设计平台。
4. 负责7nm/5nm先进工艺的预研，进行后端设计方法学的研究，包括工艺规则分析、物理实现技术、STA/IR/EM signoff技术、可靠性技术，完成5nm MPW及full mask投片。

任职要求：
1. 具备后端物理实现的技能，熟悉后端设计流程及工具；参与过大型芯片后端物理实现、物理验证等相关工作优先。
2. 拥有静态时序分析的经验，主导完成芯片时序收敛；参与过大型芯片时序Timing Closure相关工作优先。
3. 熟悉后端设计工艺，参与过数字后端库设计、物理验证及芯片TapeOut工作；熟悉16nm、7nm、5nm等先进工艺优先。
4. 微电子、电子工程、计算机或相关专业毕业，本科3-4年/研究生1-2年以上工作经验。


二、DFT设计工程师：
地点：成都，西安
岗位职责：
1. 负责先进工艺超大规模芯片的DFT方案设计、测试电路的产生与数据交付；
2. 负责DFT模式时序约束文件产生，协助后端进行相关时序与功耗收敛；；
3. 负责DFT测试激励的产生与仿真验证；
4. 负责DFT测试向量产生和交付、测试故障诊断与良率提升分析；
5. 与业界主流EDA公司合作，负责先进DFT流程的研究，建设自动化设计平台；
6. 进行DFT设计方法学的研究，包括低DPPM、低成本、高可靠性等方面的DFT实现技术；


任职要求：
1. 熟悉DFT测试原理及工作流程，熟悉DFT时钟复位方案，掌握DFT设计技术（scan、ATPG、mbist、jtag等），参与过大型芯片的DFT设计优先；
2. 掌握DFT相关仿真验证与分析技术，能够指导完成DFT时序收敛，有大型与先进工艺芯片（16nm及其以下）的DFT验证工作经验优先；
3. 具有分析、追踪和解决覆盖率损失、ATE测试失效等问题的能力，有过支持ATE良率分析工作经验优先；
4. 熟悉Unix/Linux环境，掌握Perl/Tcl/Shell等编程语言，熟练使用主流的DFT EDA工具，参与过DFT自动化流程和平台开发等工作优先；
5. 具有较强的团队协作与沟通能力、较强的分析与解决问题的能力，较强的工作主动性；
6. 微电子、电子工程、计算机或相关专业毕业，本科3-4年/研究生1-2年以上工作经验。


另有IC后端专家级，DFT专家级，高速接口架构设计专家，模拟ＩＣ设计，ＩＣ硬件资深专家（ＷｉＦｉ基带），毫米波芯片设计等多个职位，欢迎留贴咨询

鄙人猎头一枚，主要负责半导体芯片人才寻猎，对半导体产业，各产业知名企业有一定了解；关注国内芯片发展动态；
换一分工作，换一个生活方式，不能决定您的选择，但可以给您一定程度的建议，帮助您选择；
鄙人实在，言辞尚可；
关注我，多一个选择的渠道；
选择我，多一份专业的服务；
信任我，多一个“欢蛋”的朋友；
推荐我，多一段不厌的唠叨；

总之不一定推荐的职位能帮到你，但至少可以多一个渠道，多一个角度获得不一样的信息。

鄙人邮箱：m01135X@vastsea.com； 微信：megoo74-1； Linkin：megoo jing

megoo74

自己顶一个，想了解详细信息的可以先沟通嘛，考不考虑也只有在掌握一定量的信息的基础上才好判断呗。

megoo74

新的一天，帖子快沉下去了，在顶一顶。

megoo74

还是没有人看何回复呀，半导体，集成电路设计人才太缺了。。

megoo74

半导体人才吃香啊，，都找不到。。。