delay buffer设计

4129889 · 发表于 2020-12-23 15:51:03

您需要登录才可以下载或查看，没有账号？注册

x

请问各位大师，
关于delay buffer该如何设计？
我知道是两个inv串起来
但是我不知道size该如何取，
我将Length加大之后，
输出的波形和输入的波形比例之下，dutycycle都不一样了，
想知道正确的delay buffer该如何设计，
谢谢各位大师

l13787908861 · 发表于 2020-12-23 16:35:34

路过学习，很实用，学习分享。

ayamitek · 发表于 2020-12-23 16:51:06

thanks

leehying · 发表于 2020-12-24 08:15:48

首先要看你需求，是否需求延时比较准、是否要求进出占空比一致，频率多快，延时多长、功耗要求等。

准点用RC做；延时长用电流源；还可以数字方式。。。

YyuanRTs · 发表于 2020-12-24 09:27:16

要把最后一个反相器换成强驱动能力的，阈值接近中间。

jeffej · 发表于 2020-12-24 10:12:34

adjust length to see what delay you want or add cap on some nodes

asdtick · 发表于 2020-12-27 10:50:22

duty cycle 跑掉是在预料之内。。。。因为现在变慢后，rising和falling的分别更加明显。。

[求助] delay buffer设计