在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10474|回复: 12

[求助] IC萌新求CML二分频器的仿真过程

[复制链接]
发表于 2020-12-22 16:15:36 | 显示全部楼层 |阅读模式
5资产
smic0.18工艺下1.8v,2GHz image.png ,下面电流源的偏置怎么给,电路fso咋仿真求出,管子宽长比和负载电阻咋调,来大佬教教小弟,啥都不会

最佳答案

查看完整内容

1) to bias the tail current source: make a simple current-mirror with a diode connected device 2) to size the transistors right: the length is minimum and you should consider to divide the supply range across the stacked transistors equally (sweep the W for the transistors vs the operating region) 3) as for the load, choose an R that will give you: a) sufficient headroom for the transistors to w ...
发表于 2020-12-22 16:15:37 | 显示全部楼层
1) to bias the tail current source: make a simple current-mirror with a diode connected device

2) to size the transistors right: the length is minimum and you should consider to divide the supply range across the stacked transistors equally (sweep the W for the transistors vs the operating region)

3) as for the load, choose an R that will give you: a) sufficient headroom for the transistors to work properly, and b) sufficient output swing.
发表于 2020-12-22 17:30:51 | 显示全部楼层
涨知识了,很实用,谢谢分享。
 楼主| 发表于 2020-12-23 11:07:24 | 显示全部楼层


MustafaSami 发表于 2020-12-22 20:48
1) to bias the tail current source: make a simple current-mirror with a diode connected device

2) t ...


谢谢,那么请问这个cml二分频器的自谐振频率Fso该咋仿真得到?
发表于 2020-12-23 13:22:04 | 显示全部楼层


模拟萌新 发表于 2020-12-23 11:07
谢谢,那么请问这个cml二分频器的自谐振频率Fso该咋仿真得到?


I'm not sure really, but I hope may someone else help us here
发表于 2020-12-23 13:32:24 | 显示全部楼层


模拟萌新 发表于 2020-12-23 11:07
谢谢,那么请问这个cml二分频器的自谐振频率Fso该咋仿真得到?


将两个cml串联,即输出输入互相连接,接成正反馈
发表于 2020-12-31 06:14:12 | 显示全部楼层
仿时钟幅度为零时的振荡频率
发表于 2021-4-26 15:41:59 | 显示全部楼层


SilenTXray 发表于 2020-12-31 06:14
仿时钟幅度为零时的振荡频率


您好,请问时钟信号这么给可以吗?以及D和DB断是否不需要给任何输入呢?谢谢! image.png
发表于 2021-4-27 08:02:05 | 显示全部楼层


jerry1998 发表于 2021-4-26 15:41
您好,请问时钟信号这么给可以吗?以及D和DB断是否不需要给任何输入呢?谢谢!
...


D和DB应该接相应的第二级latch的Q和QB吧,二分频相当于只有你的CLK和CLK取反是输入,然后第二级latch的Q和QB输出是CLK/2;
时钟信号根据你的测试频率和波形设置就行,跑个trans看看是不是你想要的波形和频率就行
发表于 2021-5-31 23:06:01 来自手机 | 显示全部楼层
楼主你好,我最近也在学习这种分频器的设计,请问你有这方面的书籍或资料推荐吗?万分感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 14:05 , Processed in 0.025128 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表