在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5721|回复: 6

[求助] 高压浮动电平位移电路 LDMOS

[复制链接]
发表于 2020-12-18 21:16:44 | 显示全部楼层 |阅读模式
500资产
image.png
        MPLD是耐90V高压的非对称LDMOS管,MP2是非对称的MOS管,VB是浮动电源(初值等于VCC),VS是浮动地(VB-VS=VCC),VCC是低压域电源,COM是固定地(0电位)。电路的分析分两种情况,IN为低电平(COM)和IN为高电平(VCC)。电路的分析分两种情况,IN为低电平(COM)和IN为高电平(VCC)。几个三极管恒定关断。存在的问题:MP2MPLD的衬底接了低电位,会导致漏电问题。
    当IN为低电平时,MPLD高压管漏端电位高于源端和衬底电位,P管使用N型衬底,当衬底电位低于漏端时,PN结正偏,有电流从漏流向衬底。再通过衬底流向地COM。因此MP2的漏端电位同样高于衬底,电流从MP2漏端流向衬底,再通过衬底流向前级。
    当IN为高电平时,初始VB=VCC,显然MP2栅源短接管子截止,而对于MPLD源端和漏端电位都不可能高于栅端电位,因此也是截止区。但VOUT电位在MP2、MPLD都截止的情况下,显然高于MPLD源级和衬底电位,即有电流会通过MPLD漏级流向衬底,通过衬底流向COM。
  上图为一个高压浮动的电平位移电路,但经过分析存在上述问题,望有大侠解答疑惑


 楼主| 发表于 2020-12-18 21:17:41 | 显示全部楼层
顶!!!!!!!
发表于 2020-12-18 21:52:12 | 显示全部楼层
too small of figure !!!
 楼主| 发表于 2020-12-19 10:13:59 | 显示全部楼层
本帖最后由 剑指天涯 于 2020-12-19 10:15 编辑


jeffej 发表于 2020-12-18 21:52
too small of figure !!!


您好,这样能看清吗
IMG_20201219_101517.jpg
发表于 2020-12-20 09:50:30 | 显示全部楼层
If VB-VS=VCC, VB will be larger VCC, MPLD will have leakage !!!!
 楼主| 发表于 2020-12-20 10:31:38 | 显示全部楼层


jeffej 发表于 2020-12-20 09:50
If VB-VS=VCC, VB will be larger VCC, MPLD will have leakage !!!!


I agree it,but the circuit is provided from layout.
发表于 2021-4-4 10:22:54 | 显示全部楼层
後来你如何解决?


LDMOS 都 gate 低压

要如何做INVERT GATE?  Pmos Nmos gate 不能 有高压
  是否都接 zener clamp ?




您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:26 , Processed in 0.020423 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表