数模混合仿真，网表仿真

pmq_21 · 发表于 2020-12-11 15:14:33

数模混合仿真中，如果把模拟的电路用cadence转化成了Verilog模型，是不是可以直接调用网表仿真流程啊？

jake · 发表于 2020-12-12 22:02:01

本帖最后由 jake 于 2020-12-12 08:08 编辑

模拟电路可以转Verilog AMS网表，稍微改一下可以用Spectre直接在命令行仿真，但是没有ADE那么直观，如果是纯模拟电路，不推荐这么做。模数混合仿真可以这么做。

pmq_21 · 发表于 2020-12-17 10:54:11

jake 发表于 2020-12-12 22:02
模拟电路可以转Verilog AMS网表，稍微改一下可以用Spectre直接在命令行仿真，但是没有ADE那么直观，如果是 ...

我这边用的是VCS+XA仿真，想提高速度，把一部分模拟转换成Verilog模型，然后一部分用hspice网表结合仿真，但是好像Verilog模型里面不可以调用hspice的网表吧？还没有测试过，不过数字逻辑模块直接调用hspice模型是可以的。按理说Verilog模型中可以加入hspice模型吧？

l13787908861 · 发表于 2020-12-21 12:11:28

路过学习，很实用，谢谢分享。

Zhangshuan · 发表于 2020-12-21 13:31:33

谢谢分享

[求助] 数模混合仿真，网表仿真