尋求analog項目遠端外包工作合作案

wubyhsieh · 发表于 2020-12-9 17:05:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我是台灣資深設計師，可以遠端接手外包工作
或是透過遠端會議支持顧問型態工作
有經驗廈門星辰股份有限公司與比特大陸multi sensor mipi dphy工作項目
個人履歷如下:

簡介
Analog circuit design(PLL/DLL/BG/LDO/temp sensor...)
SerDes (USB3/DP/HDMI/MHL/MIPI.....)
DDR sytem (LPDDR4/LPDD4X/GDDR5/GDDR6..)
Chip top plan( PM/RTC/clock...) & manager experience
Paten List:·
CN101794545 : touch panel sensoring circuit design·
CN103780080: new charge pump design to reduce silicon area &enhance
performance·
CN103795397: high performance & low current consumption levelshifter for high
speed operation·
CN102832956: squelch detection for high speed data stream·
CN101055759: high speed memory access circuit·
CN102832956: squelch detection for high speed data stream·
US7710816: high speed memory access circuit·
CN208888682U:high speed capless ldo
經歷

1. 廈門星辰股份有限公司
24lane MIPI DPHY combo Slvs-EC for multi-sensor

Bitmain Analog Design Director
2018 年 5 月 - 2020 年 3 月 (1 年 11 個月)
0.High speed and low power sytem project manager
1.MIPI D-PHY Task leader(12nm/22nm)
2.LPDDR4X/LPDDR4 combo(12nm)
3.Chip top plan and IPs development
4.7nm low voltage PLL design
5.Ultra low power (XTAL/OSC/POR/RTC)
6.Design review & new design develop
7.GDDR6 (12nm)co-work with US
Silicon Motion Technology Corp.
Project Manager
2014年1月 - 2018年5月 4 年 5 個月
1. Design review & new design develop
(55nm/40nm/28nm/16nm/12nm)
2. Clock system & voltage detection (PLL/FLL/OSC)
3. Temperature sensor detection
4. Power system & detection block design
(BG/LDO/VDT/POR)
5. IOT ultra low power arch. Build up and design
6. IO/ESD
Senior Project Leader
MSTAR
2007年8月 - 2013年12月 6 年 5 個月
1.Hot plug protection
2.MHL&HDMI&DPcombo(28nm/40nm/55nm/18um/
16um/13um/11um):
-the first version MHL design & combo with HDMI &
DP(display port)
3. USB3 TX & RX design- PLL/CDR/EQ/SA
4.Power manager design-BG/LDO/voltage detection
5. Touch panel design-cap sensor
6. LVDSRX & TX design- MDLL/PLL high ratio SSCG tracking
Senior Electrical Engineer
VIA 2005年8月 - 2007年8月 2 年 1 個月
1.I/O&DRAM&SRAM
design(18um/16um/13um/11um/90nm)
2. PLL design