split DAC校准

2013102063 · 发表于 2020-11-20 13:59:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问这种分段电容DAC 有没有好的校准方法呢校LSB阵列寄生电容引入的DNL误差。

amir98 · 发表于 2021-10-16 03:22:24

you can use lms

nanke · 发表于 2021-10-16 09:12:47

可以通过版图寄生反过来调整电容容值，不用校准吗

2013102063 · 发表于 2021-10-16 11:36:05

nanke 发表于 2021-10-16 09:12
可以通过版图寄生反过来调整电容容值，不用校准吗

如何调整呢？LSB阵列对地寄生电容影LSB阵列向MSB进位的线性度，就是LSB阵列有这个寄生电容导致LSB的gain线性和MSB的gain线性不一样，存在大的gain error

nanke · 发表于 2021-10-16 15:01:38

2013102063 发表于 2021-10-16 11:36
如何调整呢？LSB阵列对地寄生电容影LSB阵列向MSB进位的线性度，就是LSB阵列有这个寄生电容导致LSB的gain ...

寄生电容导致subDAC gain变化，设计数个控制subDAC gain的电容（记做CSCALE）也能起到一样效果。为了补偿寄生电容，就减少CSCALE电容，这样误差就可以控制在0.？个LSB以内了

这就要求subDAC不能只做2^L -1 个Cu，怎么取CB能让CSCALE>0，李福乐那个sar adc的ppt有讲。

nanke · 发表于 2021-10-16 15:04:11

2013102063 发表于 2021-10-16 11:36
如何调整呢？LSB阵列对地寄生电容影LSB阵列向MSB进位的线性度，就是LSB阵列有这个寄生电容导致LSB的gain ...

寄生电容导致subDAC gain变化，设计数个控制subDAC gain的电容（记做CSCALE）也能起到一样效果。为了补偿寄生电容，就减少CSCALE电容，这样误差就可以控制在0.？个LSB以内了

这就要求subDAC不能只做2^L -1 个Cu，怎么取CB能让CSCALE>0，李福乐那个sar adc的ppt有讲。

2013102063 · 发表于 2021-10-16 16:03:53

nanke 发表于 2021-10-16 15:04
寄生电容导致subDAC gain变化，设计数个控制subDAC gain的电容（记做CSCALE）也能起到一样效果。为了补偿 ...

这个思路好像是09年CICC的一篇文章，但是我感觉如果只是12位左右，还是不用这种桥接分段CDAC

nanke · 发表于 2021-10-19 09:22:24

2013102063 发表于 2021-10-16 16:03
这个思路好像是09年CICC的一篇文章，但是我感觉如果只是12位左右，还是不用这种桥接分段CDAC
...

我也觉得桥接分段坏处大于好处，12bit精度主要是失配和噪声决定的，桥接对这两个问题没有任何帮助，对FOM也起不到作用，不知道为啥这么多人用。

microxie · 发表于 2022-1-11 16:09:58

这种桥接结构对LSB段的寄生是真的敏感，对桥接电容自身也是极其敏感，尤其是LSB段权重增大的情况下。但是有些工艺下，小的单位电容没法满足sar-adc cdac的匹配要求，如果用大的单位电容，总电容（面积）又大的无法接受，真的不知道怎么搞了。

zt_ic222 · 发表于 2023-5-30 21:31:28

nanke 发表于 2021-10-19 09:22
我也觉得桥接分段坏处大于好处，12bit精度主要是失配和噪声决定的，桥接对这两个问题没有任何帮助，对FOM ...

如果不配合校准使用确实像你说的那样，但用上校准后，需要考虑的失配的bit数大大降低，对单位电容的容值选取就没有那么苛刻了，高精度sar adc的面积会大大降低

[原创] split DAC校准

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。