在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4213|回复: 10

[求助] 用Verilog-A写了一个正弦波信号,输出怎么会是这个样子

[复制链接]
发表于 2020-11-19 23:27:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚开始学Verilog-A,用Verilog-A写了一个正弦波信号,输出怎么会是这个样子啊。。。
屏幕截图 2020-11-19 232630.jpg
发表于 2020-11-19 23:52:54 | 显示全部楼层
把时间步长调小一点(例如 0.1ns),仿真精度调高一点。
发表于 2020-11-20 08:02:02 | 显示全部楼层
代码中用了 % 运算符号,就是把相位对 2*pi 取余数了,出来的波形当然不是简单的正弦波了。
发表于 2020-11-20 09:44:10 | 显示全部楼层
去掉取余就应该是好的
 楼主| 发表于 2020-11-20 13:30:09 | 显示全部楼层


amodaman 发表于 2020-11-20 08:02
代码中用了 % 运算符号,就是把相位对 2*pi 取余数了,出来的波形当然不是简单的正弦波了。  ...


去掉取余之后结果也是一样取余只是使相位在0到2pi之内,应该影响不大吧
 楼主| 发表于 2020-11-20 13:40:32 | 显示全部楼层


pdauser1002 发表于 2020-11-19 23:52
把时间步长调小一点(例如 0.1ns),仿真精度调高一点。


把步长调小了好像也没用。。。不知道是哪里出问题了
 楼主| 发表于 2020-11-20 13:56:19 | 显示全部楼层


pdauser1002 发表于 2020-11-19 23:52
把时间步长调小一点(例如 0.1ns),仿真精度调高一点。


欸奇怪了,我在电路中加了一个analoglib中的vsin,自己写的正弦波也可以输出正确波形了。。。玄学吗
 楼主| 发表于 2020-11-20 13:57:20 | 显示全部楼层
谢谢各位,问题好像解决了,虽然不知道为什么。。
发表于 2020-11-20 15:09:15 | 显示全部楼层


iknownothing 发表于 2020-11-20 13:30
去掉取余之后结果也是一样取余只是使相位在0到2pi之内,应该影响不大吧 ...


确实是,你是对的,这里用了取余数,相位也是连续变化的,我原先以为这个操作增加了畸变。
发表于 2022-8-4 17:28:48 | 显示全部楼层
仿真步长的最大步长设置小一点,引入理想的vsin信号源原理也是一样的,即同量级的vsin可以使信号正常,频率高几个量级的vsin对信号没有改善。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 16:54 , Processed in 0.028960 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表