在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1893|回复: 2

[求助] pll晶体管级和veriloga级的建模

[复制链接]
发表于 2020-11-7 17:01:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
向pll晶体挂级环路中加200MHZ,50mv的电源噪声时,怎么添加同样噪声在veriloga环路模型中
发表于 2020-11-8 01:06:35 | 显示全部楼层

这是flicker n和white noise 的veriloga model. 你可以试着用一下。

image.png
 楼主| 发表于 2020-11-9 09:59:42 | 显示全部楼层


transistor7 发表于 2020-11-8 01:06
这是flicker n和white noise 的veriloga model. 你可以试着用一下。


这个模型知道,但如何把200Mhz,50mv的电源噪声加到这个veriloga中呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 16:56 , Processed in 0.019152 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表