降低delta-sigma adc的低频噪声与运放的失调

3317283886 · 发表于 2020-11-6 11:31:03

原文的FFT

原文结构

大佬们，小弟读了这篇2015发的ADC文章，原文说通过交叉耦合双采样以及一组外部高压chopper：图中的system chopper和digital chopper。分两部分去改善低频噪声与运放失调。小弟把原来流片过的ADC改成交叉耦合双采样，确实有效果

仅有交叉耦合双采样的FFT

可是我加入system chopper和digital chopper后结果却变差了

加入system chopper和digital chopper的FFT

可见低频引入新的噪声，输入信号频率那一点下降26dB，三次谐波也明显增大
之后我尝试改变system 和 digital chopper里开关的宽长比。不管增大还是减小都没有改善
system和digital chopper都是交叉耦合的开关，开关都是传输门。
原文ADC是用高压器件，VCM=25v
我现在电源用3.3v，VCM=1.65v
不明白问题出在哪，是低压器件不能这样用吗，还是开关宽长比设置不对
所有情况ADC的瞬态输出都稳定，三级积分器的输入输出也稳定
原文在附件，这个我卡了近两个月了，真心求教。

victor0o0 · 发表于 2020-11-6 13:22:02

system chopper 频率?

3317283886 · 发表于 2020-11-6 14:21:58

你好，我system chopper频率是采样频率的1/4

novaming · 发表于 2020-11-6 14:29:05

关键的斩波地方用理想开关，先做系统斩波看看有无问题，再把双采样加进去，一步一步去整，看你的图好像双采样的效果也不咋地
系统斩波貌似并不像文献里说的那么牛X

3317283886 · 发表于 2020-11-6 14:35:36

本帖最后由 3317283886 于 2020-11-6 14:46 编辑

输入信号6.25kHZ，DC1.65v，幅值1v，采样频率3.2M，system chopper频率为800K

3317283886 · 发表于 2020-11-6 14:51:38

你好，这篇文章先是用交叉耦合开关进行双采样，最后加上系统斩波的。你刚才为啥说要先加系统斩波，再双采样呢

3317283886 · 发表于 2020-11-10 10:39:33

还有我在比较器后加上一个RS锁存器，不知道有没有影响

3317283886 · 发表于 2020-11-10 16:48:24

各位大佬，我想请问为什么比价器的控制EVAL有一个明显的延迟啊

bt0323 · 发表于 2020-11-10 17:12:36

请问楼主PSD的Bin间隔是800Hz么

hfxinhuo · 发表于 2020-11-11 09:55:44

我加系统斩波也明显增加了谐波噪声

[求助] 降低delta-sigma adc的低频噪声与运放的失调

站长推荐 /2