在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1858|回复: 4

[求助] 比较复杂电路版图 LVS修改技巧

[复制链接]
发表于 2020-10-23 18:44:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
入职几个月 开始接触了一个比较复杂的电路
LVS修改起来有点懵 一头雾水
问大神们 有没有一些小技巧 晚辈学习一下
发表于 2020-10-26 10:57:21 | 显示全部楼层
跑drc 把drc 先搞clean了
发表于 2020-10-26 11:04:10 | 显示全部楼层
先看pin有无对应正确
发表于 2020-10-26 13:45:10 | 显示全部楼层
画版图要慢慢养生良好的习惯,最顶层的模块DRC,LVS要处理好,该加的boundry要加好,确保没有问题;2,复杂的电路一版都是层次化的,底层处理好了,顶层就快了,LVS要快的话,用好HCELLS和LVS BOX,将底层包起来,验完顶层连线,肯定就快了。
发表于 2020-10-26 16:08:34 | 显示全部楼层
port错误--net错误--property错误,依次来
net错误可以先把断路/短路的解决掉,然后再解决其它的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 20:43 , Processed in 0.017125 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表