TIA设计中芯片内输出端走线很长的原因？

C_Spectator

图都是从TIA设计的文献里截出来的，会发现他们的芯片内输出端的走线都很长，很好奇这么做的原因？
本人的理解是：
1、是用来实现输出端的阻抗匹配？（本人自己用的PDK里有提供走线的model，加入仿真发现的确某些情况下可以优化输出阻抗匹配的结果）
2、为了让芯片的长度满足要求？（本人当前的设计有份设计文档需要芯片长度1.8mm的样子，但射频核心电路总共也就600um的长度，另外1.2mm都在模块间或者输出端补么？这样强行加长走线其实对电路性能恶化很明显的，不清楚要不要按照设计文档强行加长走线让芯片长度达到1.8mm~）

想听听论坛大佬们的见解~还请不吝赐教~提前感谢

C_Spectator

自顶，求大佬帮忙解惑一波~这两天又想了想，需要走这么长的线应该在性能设计上不会这么去考虑，也就是阻抗匹配；更可能是pad原因？因为这些芯片的控制端口很多，而且采用多通道设计的话，每个通道的控制端口都只能放在一边，那就更加长了芯片的长度~所以从pad的尺寸，间距以及数量来确定芯片长度？