ADC 输出毛刺

送送送

有经验的大佬可否帮看下，我的这个是正弦波做adc的输入，再经过理想dac出的波形，为什么会有这么大的毛刺

jiaoda

如果用veriloga 理想不带clock dac转换，确实会造成这样现象，建议adc输出通过时钟锁存后，再用时钟控制dac输出就没有问题了。至于时钟可以这样加，你用D触发器上升沿锁存adc数据，然后用带时钟理想dac用下降沿转换，这样就没有毛刺了。另外你这个波形即使有毛刺，其实对你影响不大，只是显示问题，不美观，你做FFT时取点取中间不带毛刺点即可。

peterlin2010

  with low pass filter or not ??

送送送

   

peterlin2010 发表于 2020-9-13 19:37
with low pass filter or not ??

No low pass filter is used. Is this necessary? I'm a novice. I don't understand very well

ununfre

理想dac没有用时钟采数据吧，看着像是数据之间的skew造成的

送送送

   

ununfre 发表于 2020-9-13 22:26
理想dac没有用时钟采数据吧，看着像是数据之间的skew造成的

确实是这样，大佬，一般理想dac时钟怎么加，是和ADC的送数据的时钟同步么？还是要有延时什么的

linuxman

那沒關係的.後端使用者只要採樣在中間點就不會出錯了.
安啦..

夜冷了

可以自己按照理想dac 写一个带clk 端口的dac，然后拿clk 打出来就干净了。
不过，你也可以先用dff 把数据同步一拍，应该也是可以的；

Bayamx

DAC问题吧

纯路人

那这个毛刺会降低有效位数吗