设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 高速与仿真 › EMC 电磁兼容 › EMC资料区 › 在芯片tape out之前如何评估可能的EMC改善？ ...
返回列表 发新帖
查看: 2232|回复: 2

在芯片tape out之前如何评估可能的EMC改善？

[复制链接]
ustcwangl
发表于 2020-9-10 19:56:34 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Hi, all
在上一代芯片产品测试中发现AI core中心频点会产生辐射泄露，导致EMC超标。新的项目想开PLL的spread spectrum功能。在芯片tape out之前如何评估可能的EMC改善？
回复

举报

laowanging
发表于 2021-1-17 13:11:49 | 显示全部楼层
帮顶一下，有同样的疑问
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

cdw1986
发表于 2024-4-16 09:43:19 | 显示全部楼层
看频谱吧
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 01:53 , Processed in 0.014058 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表