在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: peifei

[资料] [Spring 2019] Digital Subsampling Phase Lock Techniques for Frequency Synthesis and Polar Transmission

[复制链接]
发表于 2021-1-30 15:05:25 | 显示全部楼层
very good book for dpll design
发表于 2021-10-27 10:35:40 | 显示全部楼层
谢谢
发表于 2021-10-27 15:56:01 | 显示全部楼层
谢谢分享
发表于 2022-2-22 14:36:52 | 显示全部楼层
Thanks a lot
发表于 2022-2-22 15:47:06 | 显示全部楼层
谢谢分享
发表于 2022-2-23 01:08:50 | 显示全部楼层
Thanks for sharing
发表于 2022-2-23 05:04:32 | 显示全部楼层
谢谢你们
发表于 2022-2-24 21:16:34 | 显示全部楼层
发表于 2022-4-27 11:02:24 | 显示全部楼层
谢谢
发表于 2022-10-17 12:37:32 | 显示全部楼层
谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 22:54 , Processed in 0.020852 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表