有关 voltage reference buffer 的问题

zhcwoniu

模拟小白一枚，求助各位大侠一个问题：

     目前参与的一个项目中，外挂一个输出电压为2V的高精度LDO，作为内部ADC的参考电压，现需要内部为该基准电压做一个voltage reference buffer ，该voltage reference buffer 的Cload=20pF, Tsettle<2ns，最差情况下 2V拉低到1.3V，之后恢复稳定到2V。目前用单级输出的套筒结构（电源电压为3.3V）接成单位增益的环路，来驱动该负载，功耗约25mA，带宽650MHz，与ADC进行联仿，勉强能够推的动Cload。该结构功耗实在是太大了！

    个人理解： 对于Cload=20pF, Tsettle<2ns的指标，就算是使用其他结构做成的buffer来驱动，理论计算出来的驱动电流也是需要很大的，尝试过源跟随、class ab 输出，功耗都很难降下来。

     请教下各位大侠，有咩有很好的建议呢？？或者参考资料。谢谢！！