SAR ADC的输出如何变成阶梯状的？

艾利思CIC · 发表于 2020-8-14 11:00:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

新手刚入门不久，搭了一个差分10bit SAR ADC，图中为差分输入VIP曲线（红色）和经过理想DAC转换的输出(黄色），输出一直跟着D0-9变化，求问这个该怎么解决？我看论文里面都是阶梯状变化，但是也没有具体介绍该怎么办。并且，输出（黄线）在最高点处比输入（红线）高20mv左右，这个大概是由哪些原因造成的？求大佬指教~

popfly51 · 发表于 2020-8-14 11:22:25

采样时间不够，采样的电压跟不上输入信号的变化。也就是充电RC过大了。

745560674 · 发表于 2020-8-14 11:35:48

输出用寄存器了吗，寄存器不要reset就好了，看你像是每次都reset了输出

艾利思CIC · 发表于 2020-8-14 13:29:52

745560674 发表于 2020-8-14 11:35
输出用寄存器了吗，寄存器不要reset就好了，看你像是每次都reset了输出

感谢感谢！用了一个Latch做寄存器，确实用了reset，我之前试过功耗好像会变大，我再试试看

艾利思CIC · 发表于 2020-8-14 13:33:04

popfly51 发表于 2020-8-14 11:22
采样时间不够，采样的电压跟不上输入信号的变化。也就是充电RC过大了。

感谢感谢！我去调一下试试

艾利思CIC · 发表于 2020-8-14 13:40:43

我刚刚发现，比较器的输入端，比较变化电压差距还蛮大的，就如图中标出的，理论上10bit、1V（VCM=500mv），第一次比较后应该是下降250mv，但是图中下降只有240mv左右，导致后面输出错误，理论上输入800mv，输出应该是1100110011，实际输出可能为1101000000。有大佬知道这个是什么原因导致的吗？求解答~

老尤皮 · 发表于 2020-8-15 10:46:13

D0-D9的数据要再同步一下，才能输出到你的理想DAC

老尤皮 · 发表于 2020-8-15 10:48:31

艾利思CIC 发表于 2020-8-14 13:40
我刚刚发现，比较器的输入端，比较变化电压差距还蛮大的，就如图中标出的，理论上10bit、1V（VCM=500mv）， ...

你的是top plate sampling吧，这很正常，你可以分析一下，在CDAC的电容上极板存在的寄生电容，会对整体的工作过程产生什么影响

艾利思CIC · 发表于 2020-8-16 19:44:29

感谢感谢！是上极板采样，寄生我目前还没有考虑到，我算一下

victor0o0 · 发表于 2020-8-18 12:47:25

逐次逼近，但是只有最后一次比较完了，才能输出正确的值

[求助] SAR ADC的输出如何变成阶梯状的？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2