关于IO版图的DRC问题

17315768922 · 发表于 2020-7-5 21:12:32

小海滩发表于 2020-7-3 22:24
就是这样，我当时也是后来把IO加上去才发现这几类错误，只能慢慢改了。

关于那个LATCH UP防护的问题，可以打上层忽视掉好像，但是会影响最后的成片率。你有试过吗

17315768922 · 发表于 2020-7-5 21:14:40

tuohong 发表于 2020-7-3 09:18
违背了DRC一般是要改的。
这工艺我没用过，但是我觉得第一条不应该只是在IO上的，你内部应该也有类似的情况 ...

好的，谢谢大哥，我也是第一次，之前也没遇到过，那个latch up防护的问题，design rule里是有忽略的选择的，但是会影响成片率。。大哥你有试过嘛

17315768922 · 发表于 2020-7-5 21:15:47

IC_GUZZLE 发表于 2020-7-4 09:41
加pad改间距什么的是最麻烦的，如果项目组同意，看看可不可以打DRC的不识别layer过了就算了哈哈哈哈哈 ...

我也想，来不及了，，emmm。。谢谢大哥

suntong · 发表于 2020-9-8 16:21:48

请问楼主您第三个问题，就是double should be used to surround 3.3V N/PMOS connected to IO pad 这个问题解决了吗？应该如何解决，我内部电路DRC无报错，加上IO口后出现了该类报错

843071455 · 发表于 2020-9-8 16:32:02

suntong 发表于 2020-9-8 16:21
请问楼主您第三个问题，就是double should be used to surround 3.3V N/PMOS connected to IO pad 这个问题 ...

虽然没做过这个工艺但是字面的意思也描述的很清楚了，你这个3.3v的N/PMOS连接到IO pad上了，如果有这种情况要把器件用双环隔离起来，n+ pickup接vdd，p+ pickup接gnd。

17315768922 · 发表于 2020-9-12 16:13:01

suntong 发表于 2020-9-8 16:21
请问楼主您第三个问题，就是double should be used to surround 3.3V N/PMOS connected to IO pad 这个问题 ...

你在包含IO的整个版图外层加上两层guard ring试试，我当时应该是这么解决的

aibbt · 发表于 2020-9-13 07:41:58

wavie

CabbageBird · 发表于 2020-10-30 22:31:57

我也遇到了同样的问题，也是smic的.18的库，请问楼主最后是怎么解决的呢，急求，十分感谢

xlteam2 · 发表于 2020-10-31 22:54:26

very good

17315768922 · 发表于 2020-11-1 12:35:41

CabbageBird 发表于 2020-10-30 22:31
我也遇到了同样的问题，也是smic的.18的库，请问楼主最后是怎么解决的呢，急求，十分感谢 ...

你在包含IO的整个版图外层加上两层guard ring试试，我当时应该是这么解决的

[求助] 关于IO版图的DRC问题