在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2530|回复: 2

[求助] 全差分运放输出失调

[复制链接]
发表于 2020-6-6 11:51:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟我做了一个运用在三阶delta sigma adc中的第一级运放,画了版图之后做了后仿,后仿直流失调比较严重,通过仿真改变共模反馈电容值使失调下降到40mV。
cadence-2020-06-06-11-47-27.png cadence-2020-06-06-11-46-46.png
想请问各位前辈,运放输出40mV的失调是很严重吗?

发表于 2020-6-6 13:45:00 | 显示全部楼层
本帖最后由 hehuachangkai 于 2020-6-6 13:47 编辑

帮顶一下。顺便问一下,你是单环3阶还是mash2-1/mash1-1-1?用得普通的折叠cascode吗?没有chopper吧?有offset trim机制吗?比如微调使两边故意失配,来均衡补偿这部分offset。
之前的都会在10mV以下,一都会调到3到5mV,而且不是在ADC中。等有经验的来回复吧
 楼主| 发表于 2020-6-11 00:33:50 | 显示全部楼层


hehuachangkai 发表于 2020-6-6 13:45
帮顶一下。顺便问一下,你是单环3阶还是mash2-1/mash1-1-1?用得普通的折叠cascode吗?没有chopper吧?有of ...


2-1MASH,运放时gain enhanced折叠cascode,没有chopper和微调
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 07:52 , Processed in 0.017835 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表