设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › System Verilog Assertion and Functional Coverage 3th

1 2 3 456 7 / 7 页下一页

发新帖

楼主: courageheart

[资料] System Verilog Assertion and Functional Coverage 3th

发表于 2021-8-20 22:36:10 | 显示全部楼层

thanks

回复支持反对

发表于 2021-8-24 21:04:33 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-9-1 15:54:15 | 显示全部楼层

not bad thanks

回复支持反对

发表于 2021-9-3 21:36:34 | 显示全部楼层

thanks 4 it

回复支持反对

发表于 2021-10-8 18:45:20 | 显示全部楼层

谢谢分享

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2021-10-14 12:31:42 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-10-15 10:44:32 | 显示全部楼层

看过这本书之前的版本，写的很清楚

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2021-12-30 17:56:05 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-12-30 18:05:50 | 显示全部楼层

多谢分享

回复支持反对

发表于 2022-1-5 23:24:21 来自手机 | 显示全部楼层

怎文件么这么大？

回复支持反对

1 2 3 456 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-24 12:22 , Processed in 0.020231 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表