求教VCO中心频率相关的问题

罗伟淞

本科生，毕设题目是用cadence实现一个输入指标为30Mhz的全数字锁相环，但是输入30Mhz的信号，输出的信号频率好像只有原来的四分之一。把输入调节为8Mhz的时候，输出才是在8Mhz左右。查了下资料，好像和锁相环中心频率的范围有关，在中心频率范围附近，输出效果才比较好。但是不知道怎么样调试仿真类型，才能得到vco的中心频率，还有就是怎么样确定kvco比较好，因为kvco好像随着输入，变化挺大的。（设计是使用55nm的工艺，测试电压选取的是1.2v）如果有大神知道，怎么要改进vco来改良中心频率，希望能稍微指导一下。    



图一是整个锁相环的结构，图二是鉴相器，加上电荷泵的部分，图三是用来构成vco的子cell，图四是环形压控vco，最后加了一个buffer是为了消除输出波形的毛刺。
每个部分都单独调整过了，但是对于输出的频率似乎没有什么影响，希望有大神能帮忙指导一下。

磐磬

你们管这个叫全数字锁相环吗

血荐轩辕HIT

你这个电路做的太随意了。VCO的中心频率和KVCO是VCO设计的基本指标，还谈不上改进。
VCO输出频率低，是因为VCOcell的L太大了，KVCO波动大是因为你这个结构调谐线性度本就差。

罗伟淞

磐磬 发表于 2020-5-9 20:37
你们管这个叫全数字锁相环吗

老师当时定的题目，和软件，就这样做下去了。但是其实不算是全数字锁相环吧。

罗伟淞

血荐轩辕HIT 发表于 2020-5-10 12:26
你这个电路做的太随意了。VCO的中心频率和KVCO是VCO设计的基本指标，还谈不上改进。
VCO输出频率低，是因为 ...

你好，请问能给出一些修改意见吗。或者能教教我怎么仿出中心频率吗？还有，进行扫频，比较1到50Mhz的性能的方法，能教我一下吗？很感谢你抽出时间给出意见