小白请问，调出来的mos管一些layer是什么意思

一个很酸的李子 · 发表于 2020-4-27 16:46:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我从库里边调出来mos管，看到有几个层不是很了解，想请问大家这是什么？ 1.PLDMK,NFDMK是什么层呢，还有一个M1pin是干啥的？
2.我想实现管子的源漏共用，请问两侧的冗余栅应该怎么删去呢？我现在是flattern之后把这个删掉的，但是感觉好麻烦，能否直接调出一个没有两侧冗余栅的mos管呢？
3.如果两个宽度不一致的mos管进行源漏共用，他们之间应该是怎么练到一起的？直接把有源区拼到一起就好了吗？

zlun1987 · 发表于 2020-4-27 17:43:43

PLDMK 应该是PLOY的DUM层，有些工艺的DRC有要求在同一块AA层区域内的MOS最两端加上这个DUM层，NFDMK也是一样，PDK内mos的parameter应该有个选择项可以把PLDMK这层去掉的。

光非 · 发表于 2020-4-27 19:35:55

pin就是端口啊，对应电路中的pin啊，你不打pin你怎么过LVS
2.调出来的时候应该有选项可以去掉吧
3.源漏共用源区连在一起就行，注意drc，但是有些工艺，不同注入的源区是不可以连在一起的

bing_bing · 发表于 2020-4-27 22:59:24

去看design rule file

MrHlayout · 发表于 2020-4-30 15:38:52

你这是用的什么工艺？
1。层次不了解design rule都会有解释
2.你layout跟schematic关联上把两个MOS贴一起他就会自己合并掉，或是Q改掉MOS的display。

Orsung · 发表于 2020-8-21 15:39:33

你好，请问现在这个问题解决了吗？遇到同样的问题，求指教

一个很酸的李子 · 发表于 2020-8-26 14:16:27

Orsung 发表于 2020-8-21 15:39
你好，请问现在这个问题解决了吗？遇到同样的问题，求指教

你好，抱歉才看到消息。我还没有解决这个问题呢，我还是不知道这些层是什么意思，但是我看了库里边的一些标准单元的版图，AND OR 门这些，是没有这个层的。我把这些层删掉之后画版图，DRC LVS都没有什么问题。

nidong01 · 发表于 2020-8-26 14:41:01

一个很酸的李子发表于 2020-8-26 14:16
你好，抱歉才看到消息。我还没有解决这个问题呢，我还是不知道这些层是什么意思，但是我看了库里边的一些 ...

看看你的PDK中的design rule，从你的截图display看应该是smic的PDK，PLDMK,NFDMK都是用于lvs中识别特殊器件的

Orsung · 发表于 2020-8-27 13:55:32

一个很酸的李子发表于 2020-8-26 14:16
你好，抱歉才看到消息。我还没有解决这个问题呢，我还是不知道这些层是什么意思，但是我看了库里边的一些 ...

谢谢，这是加了dummy poly后需要的某些层，mos管里删除左右两边的dummy poly后这些层就没有了。reference manual.pdf里面有写到。

503860720 · 发表于 2022-6-29 20:33:23

[求助] 小白请问，调出来的mos管一些layer是什么意思

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2