在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2182|回复: 2

[求助] VerilogA 2:1 MUX and switch 問題

[复制链接]
发表于 2020-4-27 07:01:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請問有人有veriloga 2:1 MUX
的code嗎?

還有在ahdl裡面的switch看起來蠻怪的
是一個4 port元件有IN OUT potential high potential low
有人知道這個怎用嗎?
发表于 2020-8-21 06:20:42 | 显示全部楼层
Thanks for sharing
发表于 2024-5-27 15:36:02 | 显示全部楼层
本帖最后由 nebulawolf 于 2024-5-27 15:39 编辑

mux2to1va.zip (409 Bytes, 下载次数: 8 )
analogLib 中switch模块的定义.pdf (254.08 KB, 下载次数: 6 )

看到楼主的问题,可能需求相似。
第一个压缩文件解压后请删除后缀va中的a。不是标准的MUX,但适合仿真用;可修改成想要的位宽。

第二个PDF是在论坛看到转发,恰可回答楼主的第二个问题,描述清楚,大释疑惑,在此深表感谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:42 , Processed in 0.016994 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表