设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Digital Subsampling Phase Lock Techniques for Freque ...

1 2 34 / 4 页

返回列表发新帖

楼主: wuende

[原创] Digital Subsampling Phase Lock Techniques for Frequency Synthesis and Polar Transmission.Springer.2019

发表于 2022-2-1 01:47:04 | 显示全部楼层

Thanks for sharing

回复支持反对

使用道具举报

发表于 2022-2-4 01:32:59 | 显示全部楼层

Thanks!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-2-4 16:09:06 | 显示全部楼层

是两点调制吗？

回复支持反对

使用道具举报

发表于 2022-2-4 16:19:30 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2022-2-8 22:12:39 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-3-11 01:53:10 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-3-22 23:29:47 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-3-11 22:30:48 | 显示全部楼层

thanks for your sharing.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-19 05:30 , Processed in 0.015315 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表