TSMC65 工艺DNW管子进行LVS时报告nothing in layout

Anthony_LXR · 发表于 2020-3-26 09:34:42

本帖最后由 Anthony_LXR 于 2020-3-31 12:28 编辑

最近在学习DNW的管子layout，DRC都检查过了，然后LVS时出现以下报告：

ERROR: Corresponding cells could not be identified.

ERROR: Nothing in layout.

*** Calibre finished with Exit Code: 4 ***

器件都更新了一遍，重新导入还是如此。
在DR文件找不到相关DNW与LVS有关的描述，搜索论坛看到部分人说是GDS问题。
但是我之前跑没有DNW管子的时候是正常的。
也有人说是DNW管子没有加LVS识别层，但是我这lsw上没看到这个层次。。。。

有没有还好心人帮忙解决下或者给个提示。。。非常感谢！！！！

tuohong · 发表于 2020-3-26 11:01:03

本帖最后由 tuohong 于 2020-3-26 11:02 编辑

如果你用gds做验证的话，那么DRC和LVS用的是同一个gds，如果DRC过了，说明不会是GDS问题。
如果用界面直接export来run，LVS做一下DRC做一下，如果DRC依然能正确执行，估计也不是比较常见的掉库的问题。
那么最大可能就是字面意思，在layout里面没有形成任何器件，这个你看一下LVS时导出的版图网表，看是不是没有器件。
如果是在layout里面没有形成器件，这个和厂家的command file文件写法有关，同样的情况，有的是bad device，有的是没有器件，有的是识别成其他类型，总之是出问题了。
那么思路是上面提到的DNW没有加表示层的那个思路，不一定要有标识层，你查一查库里（不是NBA那个）有没有带DNW的器件，对比一下你的有没有缺层次，看一看提cdl网表的model的端口信息，有没有缺端口什么的，再看看剖面图，器件放DNW里有没有不对的地方。参考下ERC和DRC等等的，有没有啥提示，应该能找到的，祝好运哦。