设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 讨论区 › 测试向量仿真时频率太高DFF捕获D0端来自延时链数据出错 ...

发新帖

查看: 1314|回复: 0

[求助] 测试向量仿真时频率太高DFF捕获D0端来自延时链数据出错

发表于 2020-3-23 10:37:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在产生测试向量后，带SDF仿真后仿网表，仿真频率高时从延时链过来的数据出错，查看波形时发现延时链内部信号有抵消，降低频率仿真将不会mismatch，请问各位大佬在ATPG时是怎么处理芯片内部的延时链的，谢谢！

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-24 06:14 , Processed in 0.011857 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表