在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 6017|回复: 10

[讨论] 电流镜镜像电流不成比例,是什么原因?

[复制链接]
发表于 2020-3-18 11:31:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我的电路中一个尺寸成比例的电流镜,仿真显示电流不成比例镜像,这是什么原因造成的?
发表于 2020-3-18 12:54:46 | 显示全部楼层
二级效应的影响,最简单的解释考虑沟道长度调制效应(硬伤),还有边际效应(添加dummy管可解决),还有更复杂但影响就不是太大。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-3-18 14:32:45 | 显示全部楼层
W/L是相同的,只是M的个数不同,
回复 支持 反对

使用道具 举报

发表于 2020-3-18 15:26:37 | 显示全部楼层
最好要上个数据,w和l分别多少,mismatch差多少,电流镜什么结构
回复 支持 反对

使用道具 举报

发表于 2020-3-19 09:47:51 | 显示全部楼层
加大length
回复 支持 反对

使用道具 举报

发表于 2020-6-29 15:49:26 | 显示全部楼层
提高输出阻抗,如,使用cascode结构等
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-7-3 17:52:23 | 显示全部楼层
好的,谢谢
回复 支持 反对

使用道具 举报

发表于 2020-7-4 22:28:42 | 显示全部楼层
vds不同引起的
回复 支持 1 反对 0

使用道具 举报

发表于 2020-7-6 14:13:17 | 显示全部楼层


   
IC2019 发表于 2020-7-3 17:52
好的,谢谢


如果是工艺转移的电路,要看一下导出的spectre或者hspiceD的网表,看看是不是和显示的尺寸w l m的值是一致的。改变参数再导出看看是不是网表的尺寸也会改变。
回复 支持 反对

使用道具 举报

发表于 2020-7-6 23:38:09 | 显示全部楼层
1. check w/l/m
2. enlarge l =>  enhance output impedance
3. add dummy or iso od => sod effect
4. gate leakage => core device
回复 支持 1 反对 0

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 15:05 , Processed in 0.016656 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表