在用Modeisim编译interface.sv的时候，提示modport为语法错误，求大神答疑解惑

mioyo

在用Modeisim10.2.c编译interface.sv的时候，提示modport为语法错误，求大神答疑解惑。

报错提示如下：** Error: F:\test\interface.sv(23): near "modport": syntax error, unexpected modport, expecting property  or sequence  or let

                               
登录/注册后可看大图

interface    trans_io(input    bit    clk_pcs);
    logic            rst_n                ;
    logic    [7:0]     txc                    ;
    logic    [63:0]     txd                    ;
    logic            i_cpu_tx_error_rst_n;
    logic     [256:0]    o_trans_257            ;
    logic             o_vld_257            ;
    logic     [10:0]    o_cpu_tx_error_count;
  clocking    cb    @(posedge    clk_pcs);
        default    input    #1    output    #1    ;
        output        rst_n                ;
        output        txc                    ;
        output        txd                    ;
        output        i_cpu_tx_error_rst_n;
        input        o_trans_257            ;
        input        o_vld_257            ;
        input        o_cpu_tx_error_count;
  modport    TB(clocking    cb,    output    rst_n);
endinterface

yue6688

endinterface：trans_io

dullman

没写endclocking, 结构不完整。

mioyo

dullman 发表于 2020-3-5 13:12
没写endclocking, 结构不完整。

谢谢您的指导，已经及时改正，并且编译通过！

mioyo

yue6688 发表于 2020-3-5 12:04
endinterface：trans_io

谢谢指导，已经加上了，但是报错主要是因为没有加上endclocking，还是谢谢您！