第一帖---Phase机制的理解

DKCJ02

个人理解phase机制的目：UVM方法学提前帮user定义各个phase需要做的事，从name上看可以让user明白各个phase大体上做的事情（不同时间做不同的事情，方便验证平台的开发）。需要注意的几个点：
（1）component的实例化在build_phase中完成，object的实例化可以在任何phase完成。
      特别注意：function phase中build_phase是“自上而下”的执行----上下指树结构
   (2) UVM提倡使用mian_phase，RAL可能会在configure_phase或mian_phase等phase访问寄存器，所以RAL使用run_phase更好
   (3) test启动后，按照从上往下顺序执行各个phase
   (4) 若想执行一些耗费时间的event,至少要在此phase下raise_objection,否则该phase不会执行
   (5)phase的仿真时间，由raise_objection最长的component的时间决定
   (6)进入某一phase,UVM会收集此phase所有的objection,并实时监控所有objection是否已被drop。若都drop就关闭此phase,并进入下一个phase。所有phase都执行完毕后，调用$finish关闭验证平台
   (7)phase之间可以跳转。例如正常工作时，发生reset，应该用main_phase跳转到reset_phase。在项目中，当TB遭遇到free run reset一般处理起来都很麻烦，特别是异步reset，建议在做VIP时，最好将异步reset也考虑进去
     
   举个栗子说明各个phase可以做的事情：
     build_phase： （1）override ENV  (2)load templates files(.txt) （3）coverage related settings (4) set default top-level sequence
     connect_phase: (1) override master & slave scenario (2)set SCB type
     end_of_elaboration: update agents before start simulation;(disable_agent_scenario()/set_agent_scenario_weight())
  说明：以上例子是在实际工作中见到的一些做法
   
      
         
   

fascinate_lyd98

:o:o:o

warewise6836

Thank You.