在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 4546|回复: 6

[原创] 请大侠指导VCO设计问题,谢谢。。。

[复制链接]
发表于 2020-1-9 21:14:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟刚刚开始做PLL,碰到些VCO设计的问题,请大侠们帮忙分析一下,我的VCO电路结构如下图1所示,
图1


图1.png (246.19 KB, 下载次数:                 0)
下载附件                                  保存到相册                                             
图1
6 小时前 上传




图1

图1


此电路结构我分析为current starved环形振荡器,由两个独立的ring OSC(三级反相器构成),后接差分转单端输出。
电路中差分转单端输出要求两个ring OSC必须输出差分时钟信号,否则如果两个ring OSC输出同相时钟信号VCO将存在不能工作的风险。
而电路中没有看到任何机制保证这两个ring OSC能差分输出。这里会不会有风险??

类似结构的VCO设计论文(可参考附件)做法是在两个ring OSC环之间加入反相器(如下截图所示),使之产生差分输出时钟,如图2所示,


      

图2

图2
      
图2.png (59.04 KB, 下载次数:                 0)
下载附件                                  保存到相册                                             
图2
6 小时前 上传






请大侠们从VCO增益,jitter,电路鲁棒性等方面帮忙给分析分析,谢谢。。

低噪声CMOS环型压控振荡器的设计.pdf

173 KB, 下载次数: 307 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2020-1-17 13:07:38 | 显示全部楼层
没人会呢,看来有些难了
发表于 2020-2-29 23:01:32 | 显示全部楼层
一起学习学习
发表于 2023-3-1 10:27:11 | 显示全部楼层
感谢分享
发表于 2023-7-4 10:09:08 | 显示全部楼层
谢谢分享
发表于 2024-3-19 09:50:20 | 显示全部楼层
感谢分享
发表于 2024-9-11 20:42:24 | 显示全部楼层
学习一下,感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:36 , Processed in 0.022494 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表