在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 1515|回复: 9

[招聘] ASIC Design/Verification Engineer(ASIC设计/验证工程师)

[复制链接]
发表于 2019-12-17 09:23:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 小芯 于 2019-12-17 09:34 编辑


【热招!】asic Design/Verification Engineer(ASIC设计/验证工程师)

工作地点:上海张江
欢迎有意向者直接投递简历到 hr.resume@verisilicon.com

职责描述:

-根据需求制定芯片规格,负责数字电路方案设计、验证

-RTL编码、代码综合、时序分析、搭建验证环境,仿真等工作

-独立处理和解决所承担的任务,编写相应的设计文档

任职要求:

    -1年以上相关工作经验

-熟练使用verilog hdl和system verilog

-熟悉ASIC的设计流程,特别是从规格问文档到架构定义,再到RTL实现,验证

-熟悉C++/python/Perl 脚本知识

-积极上进,对比较的困难的技术有学习的热情和持之以恒的信心

-有AMBA总线知识及复杂接口设计背景优先

-有低功耗设计背景的优先

-有处理器、计算机体系结构,人工智能或视频处理知识背景的优先

-有MCU, NB-IOT, BLE/数模混合设计知识背景的优先

-优秀的中英文沟通能力


 楼主| 发表于 2019-12-17 12:40:52 | 显示全部楼层
欢迎有意向者直接投递简历到 hr.resume@verisilicon.com

 楼主| 发表于 2020-1-6 09:46:20 | 显示全部楼层
欢迎有意向者直接投递简历到 hr.resume@verisilicon.com
 楼主| 发表于 2020-1-9 09:10:55 | 显示全部楼层
欢迎有意向者直接投递简历到 hr.resume@verisilicon.com
发表于 2020-1-9 19:33:20 | 显示全部楼层
是外资吗?
 楼主| 发表于 2020-1-13 08:56:39 | 显示全部楼层


中外合资
 楼主| 发表于 2020-1-13 08:57:54 | 显示全部楼层
欢迎有意向者直接投递简历到 hr.resume@verisilicon.com
 楼主| 发表于 2020-3-12 09:38:33 | 显示全部楼层
欢迎有意向者直接投递简历到 hr.resume@verisilicon.com
 楼主| 发表于 2020-3-26 11:15:34 | 显示全部楼层
 楼主| 发表于 2020-3-26 11:17:18 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 15:26 , Processed in 0.028075 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表