东部高科工艺poly电阻和diff问题请教

fairchild_bai · 发表于 2019-11-12 17:18:36

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 fairchild_bai 于 2019-11-12 17:39 编辑

各位前辈，我在画图的时候跑drc遇到一些问题，工艺是东部高科.18工艺。减小了resistor block，还是会报错，想问问大家这个要怎么改

18870774480 · 发表于 2019-11-12 17:46:32

poly电阻的长度大于40um或者小于150um，要求保护环的diff的最小宽度大于1.5um
如果没有大于40um，按照最小宽度就行

fairchild_bai · 发表于 2019-11-12 18:18:04

18870774480 发表于 2019-11-12 17:46
poly电阻的长度大于40um或者小于150um，要求保护环的diff的最小宽度大于1.5um
如果没有大于40um，按照最小 ...

是电阻的保护环吗？电阻的poly到diff的距离是不是要到10？谢谢您！

18870774480 · 发表于 2019-11-12 18:19:35

fairchild_bai 发表于 2019-11-12 18:18
是电阻的保护环吗？电阻的poly到diff的距离是不是要到10？谢谢您！

如果你把diff改宽到1.5之后不需要到10，你可以自己试一试

Jerome_Sun · 发表于 2023-2-1 12:36:40

你把gurdring拓宽一点，距离高压芯片近一点就行

kai123. · 发表于 2023-2-2 11:09:34

楼上正解

bj_donnyh · 发表于 2023-2-27 14:42:55

这种violation, 我们公司就直接waive了。

骁可 · 发表于 4 天前

bj_donnyh 发表于 2023-2-27 14:42
这种violation, 我们公司就直接waive了。

那出数据的DRC report上面怎么描述为什么waive呢？辛苦大佬详细解答！！

芯片小兵 · 发表于 4 天前

这个主要的问题就是block size就是密度不够，调整AA的面积和布局。就可以了。

[求助] 东部高科工艺poly电阻和diff问题请教