在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1859|回复: 3

[求助] Cadence 如何通过版图反提原理图

[复制链接]
发表于 2019-11-8 15:32:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,一些文件只有layout文件,想要提出schematic应该怎么做?进行LVS验证的时候一直提示没有输入网表,没有schematic怎么提出网表呢?
发表于 2019-11-9 14:42:53 | 显示全部楼层
你从版图提出了电路再做LVS有什么意义呢,肯定对的啊
发表于 2019-11-10 10:19:55 | 显示全部楼层


victor0o0 发表于 2019-11-9 14:42
你从版图提出了电路再做LVS有什么意义呢,肯定对的啊


LVS 是SCHEMATIC  跟LAYOUT 比.  如果 纯GDS , 跟本不知道 :画得对不对"

如果 是拿到别人GDS  要反向 .   那你自己把LVS  改成 spice 吧



发表于 2019-11-10 22:27:05 | 显示全部楼层
似乎没这等操作
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 21:32 , Processed in 0.019498 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表