在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2263|回复: 2

[求助] 如何减小大尺寸MOS源漏信号通过寄生电容对栅级的耦合影响(大电流模拟开关)

[复制链接]
发表于 2019-10-9 21:47:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近再做一个模拟开关,因为要流过最大300mA的电流,所以开关管的尺寸很大,因此在信号经过时,会被Cgs,Cgd耦合到栅级,栅级因此波动,现在想要把这个减小,请问有什么办法?那两个本来应该是正常的方波信号,因为流入的是正弦波,结果现在变成了这样。 2019-10-09_21-44-20.png

发表于 2019-10-9 22:44:20 | 显示全部楼层
示意图将有助于讨论。
您的栅极需要由低阻抗驱动器驱动。
发表于 2023-9-13 09:35:19 | 显示全部楼层
最后怎么解决了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 05:56 , Processed in 0.016686 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表