layout的进阶-使用各种手段继续版图

蚊子咬后

使用各种手段继续版图
    从一个小白到现在已经好几年了，要说后端版图没啥技术含量，拼死拼活赶项目，那只会是部分人的看法。一个进阶的模拟layout工程师，可以多快好省地建设IC，一个小小的疏忽，或许得付出沉重的代价。    eetop有很多大牛，也有很多小白，不少问题在我看来都是忙得没有时间去研究一下工具文档造成的。下面分享一下我自己进阶的经验。 1）DRC/LVS/ANT/Xrc。去看看svrf文档，几百页的介绍还有rule命令手册，大部分问题都能找到答案。到了能自己写rule的程度，写出一些好用的DRC rule，辅助检查版图，编写一些特定用途的rule，能解决很多人工检查不到的地方，如analog rule、dummy、layer等等。2)SKILL。还在大量重复同样的工作？还在一个一个处理某些特定的情况？SKILL能让你精力focus在fp和ct上。如果说5141到6能提升20%效率，那么skill或许能进一步提升50%的底层模块效率，甚至？00%。未来或许能SKILL AI版图。    先分享到这。当然，我觉得这都是需要时间和机会沉淀，编写语言编写脚本，不断提升自己的技术，一个好的layou绝不是只会画画版图而已，还有后续跟进，对封装、生产制造、流片测试以及芯片部分bug的跟踪，太多需要去学习的地方了。