问个VCO buffer的蠢问题

kanon0530

像这种为了带后级分频器和输出测试的buffer，主要的设计指标是啥啊？
输出功率、带后级负载的能力？
对输出波形的频谱有要求吗？我随便搭了一个，仿真发现pnoise跟VCO的输出点没什么太大差别，但失真很大，快成三角波了。
  
另外共源和源极跟随器都看到有人用过，这两种又有什么差别……
多谢！

nanke

挽尊，看频率多高和用在哪里？负载是什么？对信号有什么要求?

如果是高频测试，需要做阻抗匹配？
如果是驱动内部的分频器，如果是CMLdff分频，就用CML buffer。如果是alldigital dff，就用普通的inveter转成方波？
速度不高时，不需要考虑占空比，不需要差分时钟。jitter应该是走线干扰和电源干扰引入？

我瞎猜的。。

kanon0530

nanke 发表于 2019-7-18 17:30
挽尊，看频率多高和用在哪里？负载是什么？对信号有什么要求?

如果是高频测试，需要做阻抗匹配？

两种方式吧，一种单独测试VCO，负载就是测试仪器的探头；一种想和分频做在一起，负载就是分频的输入
我现在比较困惑的是，这些buffer用什么指标来衡量它们会不会造成指标损失，测量不出真实的VCO性能。
比如过一个buffer肯定会引入失真，相位噪声仿真看着倒是没什么太大变化，失真是完全不用在乎吗……

nanke

kanon0530 发表于 2019-7-19 09:19
两种方式吧，一种单独测试VCO，负载就是测试仪器的探头；一种想和分频做在一起，负载就是分频的输入
我现 ...

你说的波形失真是指不是弦波了吗。

和分频做在一起，那在乎的只是分频输入时钟的边沿，以及DFF的CQ延时。弦波DFF功耗应该比方波DFF大，因为CMOS处于同时导通状态的时间更长？

测试，如果不需要测VCO幅度，失真也不要紧吧。负载除了探头阻抗，还有PAD，bonding线，PCB走线，这些高频时不能忽略。弦波传输损耗小因为谐波分量小？应该选弦波？弦波过零点处斜率为V*2pi/T，而方波过零点斜率V/tr，tr和T/2pi接近，抗干扰能力接近？方波还是弦波，看测试需要？

kanon0530

nanke 发表于 2019-7-19 09:47
你说的波形失真是指不是弦波了吗。

和分频做在一起，那在乎的只是分频输入时钟的边沿，以及DFF的CQ延时 ...

大体还是正弦，就是看着性状比较扭曲。
VCO频率40多G，目前分频想用注入锁定，CML有点勉强，数字DFF我觉得可能不行……

您说的测试bonding、PAD走线造成的负载，在设计阶段怎么考虑进去呢，是有个合理的范围，在这个范围内输出功率和噪声还比较正常就行是吗。

nanke

kanon0530 发表于 2019-7-19 10:11
大体还是正弦，就是看着性状比较扭曲。
VCO频率40多G，目前分频想用注入锁定，CML有点勉强，数字DFF我觉 ...

40多G频率太高了，都毫米波了，应该是用频谱分析仪测吧。据说layout需要用电磁仿真验证，除电感外，金属走线也要带入。
高频应该会用比普通PAD小很多倍的mini PAD，寄生电容会小一些，然后用探针测，或裸片bonding到PCB板测。需要避免ESD打坏。

以上都是我道听途说的，其余的不清楚。

至于失真的问题，我最近设计几百M~几GHz IO也在考虑。
对于VCO，在意的应该是一个窄带内的频谱，而传输线带来随频率变化的功率损耗和相移。
您目前的信号有失真，但Pnoise无区别（?dB），说明这些失真引入的杂波不在这个窄带内（仿真看看频谱），但经过bonding、走线后是否会将杂波搬移到窄带内影响相噪？

demon0821

这么高的频率，恐怕要做信号完整性和电源完整性仿真才行啊

acging

40G这种buffer一般都共源加电感负载了，加buffer不会对相位噪声有很大影响吧。
要测试的话，可以VCO推两个buffer，一个接pad测试，一个驱动后面的分频器。

kanon0530

nanke 发表于 2019-7-19 13:44
40多G频率太高了，都毫米波了，应该是用频谱分析仪测吧。据说layout需要用电磁仿真验证，除电感外，金属 ...

头回做毫米波，以前连射频经验都没有。
只能做到哪儿算哪儿，的确是需要做电磁仿真，我现在的想法是先搭一个版图，把无源器件和连线都放进去做个电磁仿真，再接回有源器件提取寄生参数后的电路，看影响了多少，再调。
至于走线啊pad啊bonding啊会不会调制啥的，现在只能尽量用传输线来做连线，别的我也啥都不知道

kanon0530

acging 发表于 2019-7-19 14:26
40G这种buffer一般都共源加电感负载了，加buffer不会对相位噪声有很大影响吧。
要测试的话，可以VCO推两个b ...

前仿真加buffer的确不会对相位噪声有什么影响，就是肉眼可见有失真。
两个buffer倒也不是不行，就是不知道好几组差分mos放一堆连线会不会比较复杂，只能说都试试。