MPW 该怎样计算？

wenfangsibao

有三个clock，各自都有自己的sink。
问题是，对于clk2 和 clk3 的 sink 而言，计算 MPW 的时候所用到的 latency 该怎样计算？是分别从 PLL 和 div_reg 开始计算吗，还是一律从 clk1 开始？
谢谢。


后来想了一下，我自己认为，clk3 的 sink MPW latency 肯定应该从 div_reg 开始计算。
clk2 的 sink MPW latency 大概应该从 PLL 开始计算。

xujin2002ji

你是指  clock tree 的概念？   你的clock3是分频clcok，   做clock tree的时候， 是自动穿透过去的。  你这个图，一般是把pll输出作为 clock的起点生成 clock2。然后做clocktree，穿透clock3。    另外clock1 也是一个clock起点。 单独做tree。这个clock1 反正loading 比较小。