D触发器作鉴相器的CDR的PLL带宽

Fastearin · 发表于 2019-6-23 00:09:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Fastearin 于 2019-6-23 19:20 编辑

使用如下图所示结构的CDR恢复FSK信号中的数据，如何计算PLL中低通滤波器的电阻、电容值使得PLL的带宽为5MHz？
另外，仿真中发现VCO的控制电压被拉到了一个很低的值，根本不会受到控制，这又是什么原因？期待大佬解答

tsmc40 · 发表于 2019-6-25 01:12:57

可以先看看pll基础知识。。假设C1很大，BW~=IcpKvco*R/N，这里Icp=50u，N=1，Kvco没给。
R求出来之后去算那组零点和极点让loop稳定，得到C1。
你这里DFF是不能用于做PFD的。。vctrl电压根本涨不上去

浩瀚—yh · 发表于 2019-6-26 16:38:08

问一下你这个D触发器用的是库里面的还是自己设计的，你是用模拟器件连的吗？有具体的电路图吗？网上的TSPC D触发器可以用来做PD吗？

[求助] D触发器作鉴相器的CDR的PLL带宽

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1