在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1395|回复: 2

[求助] D触发器作鉴相器的CDR的PLL带宽

[复制链接]
发表于 2019-6-23 00:09:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 Fastearin 于 2019-6-23 19:20 编辑

使用如下图所示结构的CDR恢复FSK信号中的数据,如何计算PLL中低通滤波器的电阻、电容值使得PLL的带宽为5MHz?
另外,仿真中发现VCO的控制电压被拉到了一个很低的值,根本不会受到控制,这又是什么原因?期待大佬解答
Snipaste_2019-06-23_00-06-57.png
发表于 2019-6-25 01:12:57 | 显示全部楼层
可以先看看pll基础知识。。假设C1很大,BW~=IcpKvco*R/N,这里Icp=50u,N=1,Kvco没给。
R求出来之后去算那组零点和极点让loop稳定,得到C1。
你这里DFF是不能用于做PFD的。。vctrl电压根本涨不上去
发表于 2019-6-26 16:38:08 | 显示全部楼层
问一下你这个D触发器用的是库里面的还是自己设计的,你是用模拟器件连的吗?有具体的电路图吗?网上的TSPC D触发器可以用来做PD吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 20:34 , Processed in 0.018109 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表