合肥数字设计数字验证职位招聘

daisyyang

合肥数字设计、数字验证职位招聘
有兴趣欢迎联系我了解详细
微信 yy17cc

数字验证工程师
Job Responsibilities:
·能够建立UVM验证环境搭平台并能够进行模块和系统级验证，根据需要集成第三方验证IP和C model
·经过验证的ASIC / FPGA验证能力和测试平台开发经验
·了解System Verilog（SV）和面向对象的编程概念
·使用UVM / OVM方法开发模块级和子系统级测试台的经验
Requirements:
·5年以上数字验证经验
·熟练使用C?语言
·对UVM/VMM、SystemVerilog 熟练使用
·熟悉SOC?设计一般架构
·有RISC-V验证经验的优先